高速电路pcb设计方法与技巧

‘壹’ pcb布线技巧

1、输入与输出分开走
当输入是一个小信号，而输出是一个被放大了的比较强的功率信号，布板时应避免输入信号与输出信号走的太近，万不得已时，小信号与功率信号也不能平行走线
2、信号与电源分开走
在系统工作的时候，电源的成分并不纯净，为防止引起干扰，信号线应避免与电源的正极平行走线，尤其是以开关电源供电的高频电路
3、，高频与低频分开走
这个不用解释，高频信号辐射也能引起低频部分的稳定和噪声
上面说的都是些比较空洞的，下面来点实际的
4、预留足够的线径与安全间距
现在的PCB制造技术越来越精密了，但我们也不能走极限，虽然现在很多厂家的线径都能做到0.15mm，间距0.15mm，在实际的产品设计时，如果电路不是需要特别小，我们还是至少大于0.2mm为妥当，这样可以提高PCB制作的可靠性，免得出现PCB短路和断路的现象
5、过孔等于大于0.4mm，太小了PCB加工的时候不方便，太小的孔容易断钻头，插件元器件的焊盘孔径要大于引脚0.2mm以上，尤其是双面板的金属化孔，元器件引脚的直径是0.5，搞个焊盘的孔也是0.5，金属化孔后就会小于引脚的直径
6、走线的时候避免走90度直角，高频信号中严禁避免，防止信号线变天线往外辐射，走斜线还可以缩短走线距离
7、常规情况下，电路板的电流密度按1mm1A来估算，并尽量露锡，增加散热和导电面积
8、频率比较高的信号和电流比较大的走线需要加粗，比如数字电路中的时钟线，还有系统中的电源线，一般要求电源大于信号线1.5倍以上，地线要等于大于电源线，电源线和地线尽可能的短、粗
8、一个系统中有小信号，也有比较强的信号，一般要求电源先给强信号供电，比如电路中的功放级，后给小信号供电，比如小信号的前置放大级，当系统中有高频电路和低频电路的时候，需要各自单独供电，地线也要单独分开走
9、低频的电路中，小信号与功率信号的地线尽量分开走，到电源输出端处汇合，也就是我们常说的一点接地，避免大面积铺地，高频电路中要尽量就近接地，最好是大面积铺地，以防止高频信号的肌肤效应造成地之间的电位差引起的系统不稳定
10、贴片元件下面避免走线，这样不安全，也会有可能造成干扰，尤其是在晶振、电感、变压器等元器件下面绝对避免走信号线，最好也是离的远远的
以上全部为原创，先就这些吧，等我再想想后添加

‘贰’ 急求pcb电路图设计技巧与分析的论文

要说电路板有关设计软件的教程是有的，到书店就可以买到，其实也就够了。要说是设计技巧我想就是有，那也没有必要去买它，因为它的效果我是不会认可的。这是因为不同专业所用的电路板对布线的要求是不同的，必须掌握相应的电路知识才能布好线。比如射频电路中一段导线就可能是一个电容或者电感。根据信号的强弱保持多大距离采取什么措施才能不受影响等。最简单的电路的线条根据不同的散热条件多宽够用?地线电源面积实体大了是否会造成电路板变形?这些也就是在电路板设计中关键的，大多数知识，不是板面上的设计技巧。

‘叁’ 高速PCB板的画法有很多画线技巧吗为何能画低速pcb板，不一定能画高速板

不管画什么板子都要讲究技巧,高速PCB只是需要你知道哪些信号是传输线,那么就要考虑这些信号的时序,串扰,过冲/欠冲,振铃等信号完整性问题.

‘肆’ 设计PCB电路板原理图的绘制心得体会和技巧！！！谢谢合作！！！尽量多写呀！！！

网上有很多pcb规则，多看看。还有就是多画一些板子吧。在实践中得经验。

‘伍’ PCB设计的一些技巧性问题

这可不是什么设计的技巧性问题，而是电路设计要求这样做。在芯片的电源引脚上加一个片电容，那是退耦电容，在设计PCB时，这个退耦电容要尽量靠芯片的电源引脚，目的是为了防止各电路之间通过电源互相干扰。

‘陆’ 什么是高速PCB

PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
第二篇 PCB布局
在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。
布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来, 同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。
--考虑整体美观
一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。
在一个PCB板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。
--布局的检查
印制板尺寸是否与加工图纸尺寸相符？能否符合PCB制造工艺要求？有无定位标记？
元件在二维、三维空间上有无冲突？
元件布局是否疏密有序，排列整齐？是否全部布完？
需经常更换的元件能否方便的更换？插件板插入设备是否方便？
热敏元件与发热元件之间是否有适当的距离？
调整可调元件是否方便？
在需要散热的地方，装了散热器没有？空气流是否通畅？
信号流程是否顺畅且互连最短？
插头、插座等与机械设计是否矛盾？
线路的干扰问题是否有所考虑？
第三篇 高速PCB设计
（一）、电子系统设计所面临的挑战
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。
当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。
（二）、什么是高速电路
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1／3），就称为高速电路。
实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。
信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。
（三）、高速信号的确定
上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？ 一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。
PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为0.2ns。如果板上有GaAs芯片，则最大布线长度为7.62mm。
设Tr 为信号上升时间， Tpd 为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。
（四）、什么是传输线
PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。
（五）、传输线效应
基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。
• 反射信号Reflected signals
• 延时和时序错误Delay & Timing errors
• 多次跨越逻辑电平门限错误False Switching
• 过冲与下冲Overshoot/Undershoot
• 串扰Inced Noise (or crosstalk)
• 电磁辐射EMI radiation
5.1 反射信号
如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显着时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显着增加，这就不单单影响自身设计结果，还会造成整个系统的失败。
反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。
5.2 延时和时序错误
信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。
通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。
5.3 多次跨越逻辑电平门限错误
信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。
5.4 过冲与下冲
过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。
5.5 串扰
串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。
信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。
5.6 电磁辐射
EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。
（六）、避免传输线效应的方法
针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。
6.1 严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
6.2 合理规划走线的拓扑结构
解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。
在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。 串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
6.3 抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
6.4 其它可采用技术
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。
结束语
高速电路设计是一个非常复杂的设计过程，ZUKEN公司的高速电路布线算法(Route Editor)和EMC/EMI分析软件(INCASES,Hot-Stage)应用于分析和发现问题。本文所阐述的方法就是专门针对解决这些高速电路设计问题的。此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。如高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显着的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！

‘柒’ 如何做好高速PCB信号流向处理

高速PCB设计

1. 严格控制关键网线的走线长度

   如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题

2. 合理规划走线的拓扑结构
   

   解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。

对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：Stub Delay <= Trt *0.1.
例如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。
星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。

在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。
串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT, HCT, FAST)。
此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。

3.抑止电磁干扰的方法

很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。

4.其它可采用技术

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

‘捌’ 求高速PCB设计与PCB抄板策略

目前高速PCB的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB设计策略也不一样。文章引自深圳宏力捷电子！ 在电信领域，设计非常复杂，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上都会使用分立元器件来实现匹配。他们有SI（信号完整性）和EMC（电磁兼容）专家来进行布线前的仿真和分析，每一个设计工程师都遵循企业内部严格的设计规定。所以通信领域的设计工程师通常采用这种过度设计的高速PCB设计策略。 家用计算机领域的主板设计是另一个极端，成本和实效性高于一切，设计师们总是采用最快、最好、最高性能的CPU芯片、存储器技术和图形处理模块来组成日益复杂的计算机。而家用计算机主板通常都是4层板，一些高速PCB设计技术很难应用到这一领域，所以家用计算机领域的工程师通常都采用过度研究的方法来设计高速PCB板，他们要充分研究设计的具体情况解决那些真正存在的高速电路问题。 而通常的高速PCB设计情况可能又不一样。高速PCB中关键元器件（CPU、DSP、FPGA、行业专用芯片等）厂商会提供有关芯片的设计资料，这些设计资料通常以参考设计和设计指南的方式给出。然而这里存在两个问题：首先器件厂商对于信号完整性的了解和应用也存在一个过程，而系统设计工程师总是希望在第一时间使用最新型的高性能芯片，这样器件厂商给出的设计指南可能并不成熟。所以有的器件厂商不同时期会给出多个版本的设计指南。其次，器件厂商给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有的设计规则可能非常困难。而在缺乏仿真分析工具和对这些约束规则的背景不了解的情况下，满足所有的约束条件就是唯一的高速PCB设计手段，这样的设计策略通常称之为过度约束。 有文章提到，一个背板设计采用表面贴装的电阻来实现终端匹配。电路板上使用了200多个这样的匹配电阻。试想如果要设计10个原型样板通过改变这200个电阻确保最佳的终端匹配效果，这将是巨大的工作量。而在此设计中没有任何一个电阻值的改变得益于SI软件的分析结果，这的确令人吃惊。 所以需要在原有的设计流程中加入高速PCB的设计仿真和分析，使之成为完整的产品设计和开发中一个不可或缺的部分。

求采纳

‘玖’ 高速pcb设计需要注意哪些问题

问题太多了，一句两句也说不清，自己看吧。
高速PCB设计指南之一
第一篇 PCB布线
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而
做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细，工作量最大.PCB布线有
单面布线， 双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线，在自动
布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避
免相邻平行， 以免产生反射干扰.必要时应加地线隔离，两相邻层的布线要互相垂直，平
行容易产生寄生耦合.
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数，
导通孔的数目，步进的数目等.一般先进行探索式布经线，快速地把短线连通， 然后进行
迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线. 并
试着重新再布线，以改进总体效果.
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，
为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线
通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而
又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其
中的真谛.
1 电源，地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源， 地线的考虑不周到而引起的干
扰，会使产品的性能下降，有时甚至影响到产品的成功率.所以对电， 地线的布线要认真
对待，把电，地线所产生的噪音干扰降到最低限度，以保证产品的质量.
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，
现只对降低式抑制噪音作以表述:
(1)，众所周知的是在电源，地线之间加上去耦电容.
(2)，尽量加宽电源，地线宽度，最好是地线比电源线宽，它们的关系是:地线>电源线>
信号线，通常信号线宽为:0.2~0.3mm，最经细宽度可达0.05~0.07mm，电源线为1.2~2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路， 即构成一个地网来使用(模拟电路的地不
能这样使用)
(3)，用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用.或
是做成多层板，电源，地线各占用一层.
2 数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路(数字或模拟电路)，而是由数字电路和模拟电路混
合构成的.因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰.
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感
的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行
处理数，模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只
是在PCB与外界连接的接口处(如插头等).数字地与模拟地有一点短接，请注意，只有一
个连接点.也有在PCB上不共地的，这由系统设计来决定.
高速PCB设计指南
- 2 -
3 信号线布在电(地)层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成
浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电(地)
层上进行布线.首先应考虑用电源层，其次才是地层.因为最好是保留地层的完整性.
4 大面积导体中连接腿的处理
在大面积的接地(电)中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考
虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良
隐患如:①焊接需要大功率加热器.②容易造成虚焊点.所以兼顾电气性能与工艺需要，做
成十字花焊盘，称之为热隔离(heat shield)俗称热焊盘(Thermal)，这样，可使在焊接时
因截面过分散热而产生虚焊点的可能性大大减少.多层板的接电(地)层腿的处理相同.
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的.网格过密，通路虽然有所增加，但步
进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类
电子产品的运算速度有极大的影响.而有些通路是无效的，如被元件腿的焊盘占用的或被安
装孔，定们孔所占用的等.网格过疏，通路太少对布通率的影响极大.所以要有一个疏密合
理的网格系统来支持布线的进行.
标准元器件两腿之间的距离为0.1英寸(2.54mm)，所以网格系统的基础一般就定为0.1英寸
(2.54 mm)或小于0.1英寸的整倍数，如:0.05英寸，0.025英寸，0.02英寸等.
6 设计规则检查(DRC)
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制
定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面:
(1)，线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距
离是否合理，是否满足生产要求.
(2)，电源线和地线的宽度是否合适，电源与地线之间是否紧耦合(低的波阻抗) 在PCB
中是否还有能让地线加宽的地方.
(3)，对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被
明显地分开.
(4)，模拟电路和数字电路部分，是否有各自独立的地线.
(5)后加在PCB中的图形(如图标，注标)是否会造成信号短路.
(6)对一些不理想的线形进行修改.
(7)，在PCB上是否加有工艺线 阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字
符标志是否压在器件焊盘上，以免影响电装质量.
(8)，多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短。

‘拾’ PCB板技术的高速PCB设计调整走线长度

数字系统对时序要求严格，为了满足信号时序的要求，对PCB上的信号走线长度进行调整已经成为PCB设计工作的一部分。调整走线长度包括两个方面：相对的和绝对的。
所谓相对的就是要求走线长度保持一致，保证信号同步到达若干个接收器。有时候在PCB上的一组信号线之间存在着相关性，比如总线，就需要对其长度进行校正，因为需要信号在接收端同步。其调整方法就是找出其中最长的那根走线，然后将其他走线调整到等长。
而绝对的要求是控制两个器件之间的走线延迟为某一个值，比如器件A、B之间的延迟为Ins，而这样的要求往往由高速电路设计者提出，而由PCB工程师去实现。要满足这个要求，就必须知道信号的传播速度c但需要注意，信号传播速度是和PCB的材料、走线的结构、走线的宽度、过孔等因素相关的。知道了信号传播速度，就知道了要求的走线延迟对应的走线长度。